- Učitel: Ondřej Budík
- Učitel: Ivo Bukovský
- Učitel: Václav Novák
Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
- Učitel: Ondřej Budík
- Učitel: Václav Novák
Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
- Učitel: Václav Novák
Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
- Učitel: Břetislav Bakala
- Učitel: Václav Novák
Prvky počítače, komunikace mezi bloky, základní paměti, HDD, rozhraní, sběrnice, monitory, periferní zařízení: tiskárny, skenery.
- Učitel: Břetislav Bakala
- Učitel: Václav Novák
Prvky počítače, komunikace mezi bloky, základní paměti, HDD, rozhraní, sběrnice, monitory, periferní zařízení: tiskárny, skenery.