Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
Prvky počítače, komunikace mezi bloky, základní paměti, HDD, rozhraní, sběrnice, monitory, periferní zařízení: tiskárny, skenery.
Prvky počítače, komunikace mezi bloky, základní paměti, HDD, rozhraní, sběrnice, monitory, periferní zařízení: tiskárny, skenery.