- Učitel: Ondřej Budík
- Učitel: Ivo Bukovský
- Učitel: Václav Novák
Seznámit studenty s architekturami počítačů pro výpočty umělé inteligence. Rozdíly mezi CPU, GPU, TPU a FPGA. Co je to CUDA a ROCm. Praktické seznámení s principy učení neuronových sítí. Možnosti nasazení na Edge zařízení.
- Učitel: Ondřej Budík
- Učitel: Ivo Bukovský
Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
- Učitel: Ondřej Budík
Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
- Učitel: Břetislav Bakala
Prvky počítače, komunikace mezi bloky, základní paměti, HDD, rozhraní, sběrnice, monitory, periferní zařízení: tiskárny, skenery.
- Učitel: Břetislav Bakala
Prvky počítače, komunikace mezi bloky, základní paměti, HDD, rozhraní, sběrnice, monitory, periferní zařízení: tiskárny, skenery.