Options d’inscription

Architektura počítačů II (682 - 2023/2024 - ZS)

Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
Les visiteurs anonymes ne peuvent pas accéder à ce cours. Veuillez vous connecter.