Opciones de matriculación

Architektura počítačů II (682 - 2021 - ZS)

Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
Los invitados no pueden entrar a este curso. Por favor acceda con sus datos.