Opzioni di iscrizione

Architektura počítačů II (682 - 2021 - ZS)

Naučit navrhovat a používat programovatelnou logiku. Hradlová pole a FPGA jsou syntetizované pomocí jazyků CHDK a Verilog. Dále jsou studenti seznamováni s ostatními architekturami počítačů pro implementaci číslicových filtrů, FFT, atd.
Gli ospiti non possono entrare in questo corso, per favore autenticati.